# 它寫得出來，卻不知道哪裡會壞：一集談 AI 做晶片設計的節目

來源：Realpha 讀市場（blog.getrealpha.com）
原文與圖表：https://blog.getrealpha.com/blog/supplychained-2026-09-29-adventures-in-chip-design/

> 《Supply Chained》2026 年 9 月 29 日這集〈Adventures in Chip Design〉，Asianometry 的 John 與 Culpium 的 Tim Culpan 聊 AI 進到晶片設計流程的現狀。這篇是我的聽後心得與延伸判讀，屬於教育性質的產業觀察，不構成投資建議，也不推薦任何個股。

Published: 2026-09-30
Locale: zh-TW
Tags: 半導體, 晶片設計, EDA, AI, 台積電

TL;DR: 模型已經寫得出晶片設計語言，卡住的是寫驗證——那件事要先知道晶片會在哪裡壞。


![深夜的驗證實驗室長廊，一排螢幕上的波形往深處延伸，近處一名資深工程師在單盞燈下指著畫面](/covers/supplychained-2026-09-29-adventures-in-chip-design-cover.png)

> 物固莫不有長，莫不有短。人亦然。故善學者，假人之長以補其短。
>
> —— 《呂氏春秋・用眾》（戰國）

2026 年 9 月 29 日上線的《Supply Chained》這集〈Adventures in Chip Design〉，Asianometry 的 John 跟 Culpium 的 Tim Culpan 聊 AI 進到晶片設計流程的現狀。John 的判斷是：大型語言模型寫 RTL（描述晶片內部資料流的語言）已經好到能一次寫對設計裡的小區塊，可是驗證這關過不去，因為寫驗證測試要先知道晶片可能在哪裡壞，而他說模型「不知道哪裡可能出錯」。他同時提醒這個判斷有時效——晶片設計要在流片前一到兩年鎖定，所以一個團隊說「試過，不行」，講的可能是一年半前那批模型。他也說，決定一家 AI 晶片新創生死的變數落在 HBM 與晶圓配額、以及有沒有大實驗室願意用你的算力，這些比有沒有用 AI 工具重要得多。

## 先講清楚這集在聊哪一段

EDA 講白話就是畫晶片用的軟體。這行長年只有兩家半：Cadence、Synopsys，再加上被西門子買走的 Mentor。RTL 是設計晶片時寫的一種語言，先把資料怎麼流描述出來，之後才會被轉成一層層邏輯閘，最後排成真正的晶片。

![一條從規格到流片的橫向流程鏈，前半段標成模型做得到，中間有一道厚牆擋住，牆上寫驗證](/figures/chip-design-flow-gate.svg)

John 說他去 Hot Chips 之前就聽到消息了。有幾個人來台灣的時候跟他講，他們覺得語言模型寫 RTL 已經好到能一次寫對小區塊，而且模型本來沒為這件事受過訓練。他到了 Hot Chips 才發現，做這件事的新創一大把，每家都在想辦法讓自己被看見。他對這個數字感到意外，因為 EDA 這行就是雙寡頭，大家都知道。

## 這件事為什麼出人意料

John 的第一反應是懷疑訓練料。開源設計社群的朋友會跟他講另一套，但他從用閉源工具的人那邊得到的印象是，網路上沒多少這種東西——他跟 Tim 一來一往，還開玩笑說 Reddit 跟 Craigslist 上總不會有。GitHub 撈得到一些，品質偏學生作業；兩個開源 EDA 工具跟閉源的那套差得遠。

所以「沒被專門訓練過卻做得起來」這件事，指向的是一種不靠背題庫得到的能力。John 說這在他看來說得通，因為 Anthropic 跟 OpenAI 都在做自己的 AI 晶片，OpenAI 的 Jalapeño 已經出來了。

## 卡住的那一關：先知道哪裡會壞

他先講了 PPA——功耗、效能、面積三個數字。他影片裡說過這是能解的，影片出去之後有人寫信給他說事情沒那麼容易：三個數字互相拉扯，你動一個，另外兩個跟著歪，一團亂。

![一個由功耗效能面積組成的三角形，拉動其中一角後另兩角被牽歪，虛線是原本形狀](/figures/ppa-three-way-tug.svg)

更硬的一關在後段的驗證。John 的說法是：寫驗證測試等於你要先知道這顆晶片可能在哪裡出錯，而那種直覺模型還沒掌握。

![左格是一條直達終點的路，右格同一條路周圍散著許多叉號，標示會怎麼壞的位置](/figures/positive-vs-negative-knowledge.svg)

把這句拆開來看，驗證要的是一種負向知識——不問怎麼做才對，只問會怎麼壞。這種知識長在人身上，來源是流過很多次片留下的記憶。John 拿一個做三十年、流過一堆片的設計師當對照：這個人看一眼就知道這裡可能出事、那裡可能出事，他有那個直覺，模型沒有，而且他認為模型在很長一段時間內都不會有。

## 換一個解釋行不行：幻覺、語料太小

Tim 提的是另一條路。他說連日常對話都會有幻覺，RTL 的可用語料比莎士比亞全集還小，那模型的知識深度就不會夠；他拿自己用 Claude 跟 ChatGPT 寫程式的經驗說，寫出來的常常是垃圾，你得一路盯著。他問 John，有沒有人承認幻覺是個問題。

John 沒接這個框。他說業內人的講法更細——他們沒在談幻覺，講的是「它不知道哪裡可能出錯」。他用光譜來比：一端是照著做就好的任務，另一端是要創造、要經驗的任務，模型在後面那一端不行。

兩個解釋的差別在於它們各自預測什麼。

![一條主幹經過料變多模型變強後分成兩支，上支通過關卡，下支撞上一道牆](/figures/two-explanations-diverge.svg)

幻覺這條路預測的是：料變多、模型變強，這關就過了。經驗這條路預測的是：就算料變多、幻覺歸零，缺的還是三十年老手腦裡的那個東西。John 選了後者，所以他描述的現狀長這樣——像 OpenAI 的 Richard Ho 這種流過很多片的人帶著團隊定方向，AI 工具在下面狂吐 token，把設計推到一個漂亮的結果。

## 這個判斷什麼時候會失效

我聽完在意的是這裡，因為他自己留了兩個口子。

第一個是時效。

![一條時間線上，鎖定設計的時點遠在左邊，今天在右邊，兩點之間標出一年半的落差](/figures/evidence-expiry-timeline.svg)

設計要在流片前一到兩年鎖定，所以一個團隊跟他說「這些想法我們試過了，在我們的案子上不行」，講的是一年半前那批模型。John 自己把這層講出來：說不定當時模型還沒到，說不定現在到了，走著看。也就是說，在這行「有人試過、失敗了」是一個會過期的證據，引用的時候要問它是哪一年的事。

第二個是繞過。Cadence、Synopsys、西門子如果把 EDA 工具開給模型（節目提到 MCP 或 skills 這類接法，John 打的比方是模型去操作 Blender 做東西），模型就不必自己長出那種直覺，改成拿工具反覆試出來。那樣的話這一關是被繞過，而它跟被跨過對投資人來說意思差很多。

![兩條從模型通往通過驗證的路，上路直撞一道牆，下路繞過牆但路程長且標著很貴](/figures/cross-it-or-route-around.svg)

他順手補了一句：這不會免費，會很貴。

## 我看到「用 AI 設計晶片」的新聞會怎麼讀

新聞寫某家公司用 AI 加速晶片設計，你看了不知道能信多少，我也一樣。這集給了我三把刀。

第一把是分清楚 AI 做的是哪一段。寫得出 RTL 是產出，判斷會不會壞是判斷，兩件事的難度差一個級別；句子裡沒交代是哪一段，含金量就先打折。John 對 Jalapeño 的評語是「AI accelerated」，然後他追問：裡面到底有多少、最後幫到設計多少。

第二把是看講話的人流過幾次片。同一句「我們用 AI 做設計」，從帶過十次流片的人嘴裡講出來，跟從一家還沒交過片的公司嘴裡講出來，指的是兩種現實。

第三把我自己最常用。這集把成敗的權重放在別的地方：SK 海力士分給你多少 HBM、台積電分給你多少產能、有沒有一家大實驗室願意拿你的算力去跑。John 的原話是這些比用 AI 加速流程重要得多。

![四條長短差很多的橫條，配額產能與大客戶三條很長，AI 加速流程那條很短](/figures/what-decides-an-ai-chip-startup.svg)

Tim 接得更狠——你可以設計出世界上最好的晶片，拿不到先進製程的產能就只能坐著轉大拇指，等你終於拿到幾千片熱批，已經太晚。所以我讀 AI 晶片的新聞會先去找配額跟客戶那兩句話，找不到的話，前面那些關於 AI 的段落就只是流程效率。

## 另外幾件值得記的

- 系統比晶片本身還吃重。你要交的是一整台機器：機櫃、散熱、網路都算進去，最後的效能有很大一部分由系統決定。John 說有人告訴他，用老一代製程節點的晶片只要整合得好，效能照樣有競爭力，他舉華為當例子——沒有最先進節點，系統卻跑得出來，所以不必衝到四奈米。
- 差異化指標一直在換位子。Tim 回憶二十年前大家比時脈，AMD 靠一張新聞稿比全世界早三天到 1GHz；後來比核心數；到了 AI 時代連核心數也退位，換成頻寬跟各種記憶體之間的速度。
- 兩大家不會坐著看。除了把工具開給模型，他們也在訓自己的模型；John 說他知道這話會惹人不快，但他不看好，資料跟人才都不像有那個量。
- 關係本身是一道門。節目點名做設計服務的 Broadcom、台灣的創意電子（Global Unichip）、還有跟亞馬遜靠得很近的世芯（Alchip），共同點是跟台積電、聯電熟到不用重新認識。
- 台積電在往前站。Tim 說他們派人出去問客戶「你有什麼問題解不掉」，再把答案帶回研發，現在桌上的題目是散熱跟矽光子。

## 可以參考的資料

- 《Supply Chained》〈Adventures in Chip Design〉，2026 年 9 月 29 日，主持人 John（Asianometry）與 Tim Culpan（Culpium）
- 這集提到的讀者來信，是針對 John 在 Asianometry 頻道那支談晶片設計的影片而來，想看完整脈絡可以從那支回頭聽
- 想補背景的話，「RTL」「EDA」「PPA」「verification」「tape-out」這五個詞查一輪就夠讀懂這集

## 帶得走的一件事

一個人或一套工具到不到位，看他說不說得出「這件事會在哪裡壞」，而不是看他產出得多快。

我試過的一個做法：下次要把一件你做熟的事交出去之前——交給同事、交給家人、交給 AI 都算——先在紙上寫三條「這件事最可能出錯的地方」，寫完收起來，不給對方看。等他做完，拿出來對。他自己就避開的那幾條，代表這一塊你可以放手；他整個沒想到的那幾條，就是你現在還換不掉的部分。